Attorney Docket No. 1466.103

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Tatsuhiko KAWASAKI et al.

Application No.:

Group Art Unit:

Filed: April 25, 2001

Examiner:

For:PLASMA DISPLAY PANEL AND METHOD OF DRIVING THE SAME

SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. §1.55

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

In accordance with the provisions of 37 C.F.R. §1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Japanese Patent Application No. 2000-373748

Filed: December 8, 2000

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. §119.

Respectfully submitted,

STAAS & HALSEY LLP

Bv:

H. J. Staas

Registration No. 22,010

Date: April 25, 2001 700 11th Street, N.W., Ste. 500 Washington, D.C. 20001

(202) 434-1500

日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed th this Office.

出 願 年 月 日 hate of Application:

2000年12月 8日。

類番号 plication Number:

特願2000-373748

類. 人 plicant (s):


富士通日立プラズマディスプレイ株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 3月 2日

特許庁長官 Commissioner, Patent Office





【書類名】 特許願

【整理番号】 0090175

【提出日】 平成12年12月 8日

【あて先】 特許庁長官殿

【国際特許分類】 H01J 11/00

【発明の名称】 プラズマディスプレイパネルおよびその駆動方法

【請求項の数】 7

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】 川▲崎▼ 龍彦

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】 平川 仁

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】 椎崎 貴史

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】 佐々木 孝

【特許出願人】

【識別番号】 599132708

【氏名又は名称】 富士通日立プラズマディスプレイ株式会社

【代理人】

【識別番号】 100086933

【弁理士】

【氏名又は名称】 久保 幸雄

【電話番号】

06-6304-1590

【手数料の表示】

【予納台帳番号】 010995

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9912413

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 プラズマディスプレイパネルおよびその駆動方法

【特許請求の範囲】

【請求項1】

マトリクス表示の行選択のためのスキャン電極群と、列選択のためのデータ電極群と、放電空間を少なくとも列毎に区画する隔壁とを有したプラズマディスプレイパネルであって、

マトリクス表示の各列に対して、列の一端から他端まで連続するデータ電極が k(k≥2) 本ずつ配置され、

表示面内の全てのスキャン電極がk個のグループに分類されるとともに、各列におけるk本のデータ電極に対して前記k個のグループが1個ずつ割り当てられ

各データ電極は、前記スキャン電極群のうちの当該データ電極に割り当てられたグループに属するスキャン電極のみと前記隔壁と重ならない位置で交差または対向し、かつ残りのスキャン電極とは前記隔壁と重なる位置で交差する

ことを特徴とするプラズマディスプレイパネル。

【請求項2】

表示面内の複数のスキャン電極が、前記 k 個のグループから 1 本ずつ計 k 本を 選んでまとめるように k 本ずつ電気的に共通化された

請求項1記載のプラズマディスプレイパネル。

【請求項3】

全てのデータ電極の両端が、前記表示面を囲んで前記放電空間を密閉する封止 材の外側に導出された

請求項1記載のプラズマディスプレイパネル。

【請求項4】

各データ電極は、当該データ電極に割り当てられたグループに属するスキャン 電極と交差または対向する部分の幅が局所的に広い平面視形状をもつ

請求項1記載のプラズマディスプレイパネル。

【請求項5】

マトリクス表示の行選択のためのスキャン電極群と、列選択のためのデータ電極群と、放電空間を少なくとも列毎に区画する隔壁とを有したプラズマディスプレイパネルの駆動方法であって、

マトリクス表示の各列に対して、列の一端から他端まで連続するデータ電極を k(k≥2)本ずつ配置し、

表示面内の全てのスキャン電極をk個のグループに分類するとともに、各列に おけるk本のデータ電極に対して前記k個のグループを1個ずつ割り当て、

各データ電極を、前記スキャン電極群のうちの当該データ電極に割り当てたグループに属するスキャン電極のみと前記隔壁と重ならない位置で交差または対向させ、かつ残りのスキャン電極とは前記隔壁と重なる位置で交差させ、

表示面内の複数のスキャン電極を、前記 k 個のグループから 1 本ずつ計 k 本を 選んでまとめる要領で k 本ずつ電気的に共通化し、

表示内容に応じてスキャン電極群およびデータ電極群の電位を制御するアドレッシングに際して、共通化したスキャン電極に対応するk行を同時に選択する ことを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項6】

行配列の一端から他端へ配列順に k 行ずつ行選択を行い、その際に同時に選択する k 行のうちの前記他端に最も近い 1 行に対応したデータ電極と、前記一端に最も近い 1 行に対応したデータ電極とについて異なる電位設定を行う

請求項5記載のプラズマディスプレイパネルの駆動方法。

【請求項7】

放電空間を形成する一対の基板を有し、その一方の基板上にマトリクス表示の 行選択のためのスキャン電極群、他方の基板上に列選択のためのデータ電極群を 備えたプラズマディスプレイパネルであって、

マトリクス表示の各列に2本のデータ電極を配置するとともに、所定の行数ごとに前記2本のデータ電極を交互に有効と無効にするべく当該無効箇所での前記スキャン電極との間の放電を妨げる障壁をデータ電極対応部に設けた

ことを特徴とするプラズマディスプレイパネル。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、プラズマディスプレイパネル(以下、PDPという)およびその駆動方法に関する。

[0002]

PDPは大画面の表示デバイスとして発展してきており、PDPを用いた25 インチ型高精細モニターや60インチ型テレビジョン受像機が実用化されている 。市場ではさらに大きい画面が要求されており、それに応える技術開発が進めら れている。

[0.003]

【従来の技術】

AC型のPDPによる表示では、マトリクス配列されたセルのうちの点灯すべきセルのみに適量の壁電荷を形成する線順次走査形式のアドレッシングを行い、その後に壁電荷を利用して表示階調に応じた回数の表示放電を生じさせる。アドレッシングの所要時間は表示面の行数(垂直方向の解像度)に比例するので、解像度が大きくなるにつれて、フレーム期間のうちの表示放電のために割り当て可能な期間が短くなる。また、階調表示のためのフレーム分割の分割可能数が小さくなる。つまり、高解像度のPDPでは高輝度化および多階調化が難しい。

[0004]

従来、アドレッシングの所要時間を短縮する手法として、図20 (A) のように表示面80を上下に2分割し、2個の表示領域81,82のアドレッシングを並行して行う"デュアルスキャン"がある。表示面80の分割に合わせてデータ電極が分断され、表示領域81,82における列選択はそれぞれに対応したデータ電極D1,D2よって行われる。デュアルスキャンでは、2行ずつ行選択を行うので、アドレッシングの所要時間は1行ずつ行うシングルスキャンの場合の1/2である。また、特開平11-312471号公報には、図20 (B) のように表示面90を4分割する手法が記載されている。この手法では、上下方向における中央部の表示領域92,93のデータ電極D12,D22は、駆動回路と接続するために端部の表示領域91,94を通って表示面90の外側へ引き出され

る。表示領域91,94において、データ電極D11,D21がスキャン電極との間でアドレス放電が生じるように配置されるのに対し、データ電極D12,D22は放電が生じないように放電空間を区画する隔壁290によって絶縁される。表示面90の4分割によれば、アドレッシングの所要時間を1/4に短縮することができる。

[0005]

【発明が解決しようとする課題】

表示面内でデータ電極を分断する従来の手法では、同時に選択可能な行どうしの間に、これらとは同時に選択できない行が数多く存在する。例えば、行数が1024の表示面を2分割するデュアルスキャンでは、2個の表示領域81,82の先頭行どうしの間の行数は511(=1024÷2-1)である。このため、同時に選択可能な行に対応したスキャン電極を電気的に共通化し、それによって駆動回路の部品点数を削減しようとすると、多数のスキャン電極を跨ぐ複雑な多層配線を行わなければならない。PDPを構成する基板、PDPと駆動回路基板とを接続する配線ケーブル、および駆動回路基板のいずれで多層配線を行っても価格上昇は避けられない。

[0006]

また、データ電極の一端のみが表示面の外側に引き出されるので、データ電極 が断線した場合に、断線箇所より中央側のセルの制御が不可能になるという問題 があった。

[0007]

本発明は、複雑な多層配線によらずにスキャン電極の電位制御に必要な回路素子の削減を実現することを目的としている。

[0008]

【課題を解決するための手段】

本発明においては、マトリクス表示の各列に対して、列の一端から他端まで連続するデータ電極をk(k≥2)本ずつ配置し、表示面内の全てのスキャン電極をk個のグループに分類するとともに、各列におけるk本のデータ電極に対してk個のグループを1個ずつ割り当て、各データ電極を、スキャン電極群のうちの

当該データ電極に割り当てたグループに属するスキャン電極のみと隔壁で絶縁されない位置(平面視において隔壁と重ならない領域)で交差または対向させ、かつ残りのスキャン電極と隔壁により絶縁される位置で交差させる。これにより、同時に選択可能なk行を互いに近づけることができ、これらの行に対応したスキャン電極を容易に結線することができる。行数に係わらず単層配線での結線が可能である。結線をどこで行うかについての制限はなく、PDPを構成する基板・PDPと駆動回路基板とを接続する配線ケーブル・駆動回路基板のいずれで行ってもよい。

[0009]

【発明の実施の形態】

以下、1列あたりのデータ電極数kを2とした本発明の実施形態を説明する。 [第1実施形態]

図1は本発明に係る表示装置の構成図である。表示装置100は、m×n個のセルからなる表示面を有した面放電型のPDP1と、セルの発光を制御するドライブユニット70とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。

[0010]

PDP1では、表示放電を生じさせるための電極対を構成する表示電極X,Y が平行配置され、これら表示電極X,Yと交差するようにアドレス電極A1,A 2が配列されている。表示電極X,Yは画面の行方向(水平方向)に延び、アドレス電極は列方向(垂直方向)に延びている。図において表示電極X,Yの参照符号の添字(1,n)は対応する"行"の配列順位を示し、アドレス電極A1,A2の参照符号の添字(1,m)は対応する"列"の配列順位を示す。行は列方向の配置順序が等しい列数分(m個)のセルの集合であり、列は行方向の配置順序が等しい行数分(n個)のセルの集合である。

[0011]

ドライブユニット70は、ドライバ制御回路71、データ変換回路72、電源回路73、Xドライバ81、Yドライバ84、およびAドライバ88,89を有している。ドライブユニット70にはTVチューナ、コンピュータなどの外部装

置からR、G、Bの3色の輝度レベルを示すフレームデータDfが各種の同期信号とともに入力される。フレームデータDfはデータ変換回路72の中のフレームメモリに一時的に記憶される。データ変換回路72は、フレームデータDfを階調表示のためのサブフレームデータDsfに変換してAドライバ88、89へ送る。サブフレームデータDsfは1セル当たり1ビットの表示データの集合であって、その各ビットの値は該当する1つのサブフレームにおけるセルの発光の要否、厳密にはアドレス放電の要否を示す。なお、インタレース表示の場合には、フレームを構成する複数のフィールドのそれぞれが複数のサブフィールドで構成され、サブフィールド単位の発光制御が行われる。ただし、発光制御の内容はプログレッシブ表示の場合と同様である。

[0012]

図2はPDPのセル構造の一例を示す図である。

PDP1は封止材35により一体化された一対の基板構体(基板上にセル構成要素を設けた構造体)10,20からなる。前面側のガラス基板11の内面に、n行m列の表示面ESの各行に一対ずつ表示電極X,Yが配置されている。表示電極X,Yは、面放電ギャップを形成する透明導電膜41とその端縁部に重ねられた金属膜42とからなり、誘電体層17および保護膜18で被覆されている。背面側のガラス基板21の内面に1列に計2本ずつアドレス電極A1,A2が配列されており、これらアドレス電極A1,A2は誘電体層24で被覆されている。誘電体層24の上に放電空間30を列毎に区画する隔壁29が設けられている。誘電体層24の表面および隔壁29の側面を被覆するカラー表示のための蛍光体層28R,28G,28Bは、放電ガスが放つ紫外線によって局部的に励起されて発光する。図中の斜体文字(R,G,B)は蛍光体の発光色を示す。PDP1では、表示電極Yがスキャン電極として用いられ、アドレス電極A1,A2がデータ電極として用いられる。

[0013]

図3は電極構造の模式図、図4は電極構造の詳細を示す平面図である。なお、図3の表示面は6行構成であるが、一般に行数nは数百以上(例えばSVGA仕様で1024)である。

[0014]

表示面ESの各列 R_1 , R_2 , R_3 , … R_m において、計 2本のアドレス電極 A 1 , A 2 は規則的に曲がった帯状の導体であり、列の一端から他端まで連続している。アドレス電極 A 1 は、奇数行 L odd に対応した表示電極 Y_1 , Y_2 , Y_3 とは平面視において隔壁 2 9 と重ならない位置で交差し、偶数行 L even に対応した表示電極 Y_2 , Y_4 , Y_6 とは隔壁 2 9 と重なる位置で交差する。これとは逆に、アドレス電極 A 2 は、奇数行 L odd に対応した表示電極 Y_1 , Y_2 , Y_3 とは隔壁 2 9 と重なる位置で交差し、偶数行 L even に対応した表示電極 Y_2 , Y_4 , Y_6 とは隔壁 2 9 と重なら位置で交差 2 0 、 2 1 、 2 2 、 2 3 とは隔壁 2 9 と重なら位置で交差 2 3 に対応した表示電極 2 1 、 2 3 とは隔壁 2 9 と重ならない位置で交差 2 3 このはで 2 3 に対ターニングされ、アドレス電極 2 4 、 2 3 に関数行 2 6 に対応したるようにパターニングされ、アドレス電極 2 2 は偶数行 2 6 に対応したるようにパターニングされている。隔壁 2 9 と重なる位置は、放電空間が形成されておらずそのために放電が生じない領域を意味する。この位置では隔壁 2 9 が放電を妨げる絶縁体として作用する。

[0015]

各列R₁, R₂, R₃, …R_m にアドレス電極A1, A2を配置することにより、アドレッシングに際して奇数行L_{odd} のいずれか1つと偶数行L_{even}のいずれか1つとを同時に選択し、アドレッシングの所要時間を短縮することができる。PDP1では、隣り合う行どうしで表示電極Yの電気的な共通化(結線)がなされており、隣り合う行どうしが同時に選択される。以下、結線された2本の表示電極Yの組を"表示電極YP"という。隣り合う行どうしの結線は単層配線で容易に実現することができ、結線のために多層配線を用いる必要はない。例えば表示電極Yの金属膜42を形成するときに、表示電極Yを2本ずつ連結するように電極材料層のパターニングを行えばよい。結線を行うことによって、独立に制御すべきスキャン電極(表示電極YP)の数が表示電極Yの数の1/2となるので、Yドライバ84を構成する集積回路部品の必要個数は従来の1/2になる。例えば行数 n が1024 の場合、表示電極YPの数は512である。スキャン端子数が64の集積回路部品を用いるとすると、その必要個数は8である。

[0016]

図4においてアドレス電極A1, A2は行間領域を斜めに通り、列方向に並ぶセルCを1つ置きに避ける。このようにアドレス電極A1, A2を蛇行形状とすることにより、隔壁29によるアドレス電極A1, A2の部分的な絶縁が容易になる。隔壁29の幅は、1本のアドレス電極を被覆する大きさでよい。また、アドレス電極A1, A2間の間隔を図3の電極構造と比べて大きくとることができ、それによって電極間容量の増大を抑制することができる。アドレス電極A1は奇数行 L_{odd} の表示電極 Y_{odd} と電極対を構成し、アドレス電極A2は偶数行 L_{odd} の表示電極 Y_{even} と電極対を構成する。

[0017]

図5は隔壁構造の変形例を示す平面図である。

隔壁29bは、図2の隔壁29に相当する列方向壁291に行方向壁292が一体化した構造体であり、平面視において格子状である。行方向壁292は、アドレス電極A1, A2の屈曲部を被覆し、屈曲部での誤放電を防止する。行方向壁292を列方向壁291よりも低くすれば、PDP1の組み立てにおける内部排気抵抗が小さくなる。

[0018]

図6はアドレス電極パターンの第1変形例を示す平面図である。

アドレス電極A1b, A2bでは、アドレス放電が生じる位置における表示電極Yとの交差部が局所的に幅広に形成されている。これにより、表示電極Yとの対向面積が増大し、放電確率が高まる。

[0019]

図7はアドレス電極パターンの第2変形例を示す平面図である。

アドレス電極A1c, A2cは、電極対を構成する表示電極Yとの対向部毎に 屈曲した帯状であり、行間領域では隔壁29によって被覆されている。

[0020]

図8はアドレス電極パターンの第3変形例を示す平面図である。

アドレス電極 A 1 d, A 2 d は、電極対を構成する表示電極 Y と対向する突起を有し、行間領域では隔壁 2 9 によって被覆されている。

[0021]

図9はアドレス電極パターンの第4変形例を示す平面図である。

アドレス電極Ale, Aleは、電極対を構成する表示電極Yと対向する略T字状の突起を有し、行間領域では隔壁29によって被覆されている。面放電型PDPのアドレッシングでは、アドレス電極Ale, Aleと表示電極Yとの間のアドレス放電をトリガーとして、表示電極Yと表示電極Xとの間でもアドレス放電を起こすのが望ましい。図9のパターンは、行間領域での不要放電を抑えかつ表示電極Yから表示電極Xへアドレス放電を拡げるのに適している。

[0022]

次にPDP1に適用する駆動方法を説明する。

図10はフレーム分割の概念図である。 PDP1による表示では、一般的な2 値の点灯制御によってカラー再現を行うために、入力画像である時系列のフレー ムFを所定数 qのサブフレーム S F に分割する。つまり、各フレーム F を α 個の サブフレームSFの集合に置き換える。これらサブフレームSFに順に $2^{\,0}$ 、 $2^{\,0}$ 1 , 2 , … 2 の重みを付与して各サブフレームSFの表示放電の回数を設定 する。サブフレーム単位の点灯/非点灯の組合せでRGBの各色毎にN (=1+ $2^{1}+2^{2}+\cdots+2^{q}$)段階の輝度設定を行うことができる。なお、重み付けは 2の累乗系列に限らない。また、図ではサブフレーム配列が重みの順であるが、 他の順序であってもよく、2値以外の点灯制御であってもよい。このようなフレ ーム構成に合わせてフレーム転送周期であるフレーム期間Tfをg個のサブフレ ーム期間Tsfに分割し、各サブフレームSFに1つのサブフレーム期間Tsf を割り当てる。さらに、サブフレーム期間Tsfを、初期化のためのリセット期 間TR、アドレッシングのためのアドレス期間TA、および点灯のための表示期 間TSに分ける。リセット期間TRおよびアドレス期間TAの長さが重みに係わ らず一定であるのに対し、表示期間TSの長さは重みが大きいほど長い。したが って、サブフレーム期間Tsfの長さも、該当するサブフレームSFの重みが大 きいほど長い。

[0023]

[第1の駆動方法]

図11は第1の駆動方法を示す電圧波形図、図12は第1の駆動方法における

各行のアドレス順位およびアドレス放電の強度を示す図である。

[0024]

- リセット期間TR・アドレス期間TA・表示期間TSの順序は q 個のサブフレ ームSFにおいて共通であり、駆動シーケンスはサブフレーム毎に繰り返される 。各サブフレームSFのリセット期間TRにおいては、全ての表示電極Xに対し て負極性のパルスPrx1と正極性のパルスPrx2とを順に印加し、全ての表 示電極YPに対して正極性のパルスPry1と負極性のパルスPry2とを順に 印加する。パルスPrx1, Prx2, Pry1, Pry2は微小放電が生じる 変化率で振幅が漸増するランプ波形パルスである。最初に印加されるパルスPr x1,Pry1は、前サブフレームにおける点灯/非点灯に係わらず全てのセル に同一極性の適当な壁電圧を生じさせるために印加される。適度の壁電荷が存在 するセルにパルスPrx2、Pry2を印加することにより、壁電圧を放電開始 電圧とパルス振幅との差に相当する値に調整することができる。本例における初 期化(電荷の均等化)は、全てのセルの壁電荷を消失させて壁電圧を零にするも のである。なお、表示電極X、Yの片方のみパルスを印加して初期化を行うこと ができるが、図示のように表示電極X,Yの双方に互いに反対極性のパルスを印 加することによりドライバ回路素子の低耐圧化を図ることができる。セルに加わ る駆動電圧は、表示電極X,Yに印加されるパルスの振幅を加算した合成電圧で ある。

[0025]

アドレス期間TAにおいては、点灯すべきセルのみに点灯維持に必要な壁電荷を形成する。全ての表示電極Xおよび全ての表示電極YPを所定電位にバイアスした状態で、一定時間毎に選択行に対応した1つの表示電極YPに負極性のスキャンパルスPyを印加する。そして、この2行ずつの行選択に同期させて、アドレス放電を生じさせるべき選択セルに対応したアドレス電極A1, A2にアドレスパルスPa1, Pa2を印加する。つまり、選択行の2×m列分のサブフレームデータDsfに基づいてアドレス電極A1, A2の電位を2値制御する。選択セルでは表示電極YPとアドレス電極A1, A2との間の放電が生じ、それがトリガとなって表示電極間の面放電が生じる。ここで重要なことは、アドレス電極

A1に印加するアドレスパルスPa1の振幅Va1と、アドレス電極A2に印加するアドレスパルスPa2の振幅Va2とを個別に設定することである。例示ではVa1>Va2とされている。個別の設定により、いわゆるクロストークが軽微となり、アドレッシングの信頼性が高まる。配列順に行選択をするアドレッシングでは、ある行のアドレス放電がその次に選択される行のアドレス放電に影響する。図12のように、同時に選択される2行について、走査の下流側の行の放電強度を上流側の行の放電強度より小さくすることにより、当該2行とこれらの下流側の2行との放電のクロストークを低減することができる。

[0026]

サステステイン期間TSにおいては、最初に全ての表示電極YPに対して所定極性(例示では正極性)のサステインパルスPsを印加する。その後、表示電極 Xと表示電極YPとに対して交互にサステインパルスPsを印加する。サステインパルスPsの振幅は放電開始電圧より低い維持電圧(Vs)である。サステインパルスPsの印加によって、所定量の壁電荷が残存するセルで面放電が生じる。サステインパルスPsの印加回数は、上述したとおりサブフレームの重みに対応する。なお、サステイン期間TSにわたって不要の放電を防止するためにアドレス電極A1,A2をサステインパルスPsと同極性の電位にバイアスする。

[0027]

[第2の駆動方法]

図13は第2の駆動方法を示す電圧波形図、図14は第2の駆動方法における 各行のアドレス順位を示す図である。

[0028]

アドレス期間TAを、前半期間TA1と後半期間TA2とに分ける。前半期間TA1では、表示電極列における表示電極YPのみに注目して数えた奇数番目の表示電極YPに対して順にスキャンパルスPyを印加する。行選択に同期させてアドレス電極A1,A2にアドレスパルスPaを印加して図14のように2行ずつ2行置きのアドレッシングを行う。後半期間TA2では、偶数番目の表示電極YPに対して順にスキャンパルスPyを印加し、前半期間TA1で選択されなかった行についてアドレッシングを行う。前半期間TA1と後半期間TA2とにつ

いて、表示電極Xのバイアス電位を個別に最適化する。

[0029]

[第2実施形態]

第2実施形態に係るPDPの構造は、アドレス電極の平面視形状および表示電極の結線形態を除いて、第1実施形態に係るPDP1と同様である。

[0030]

図15は第2実施形態の電極構造の模式図である。

表示面ES2は、第1グループの行Laと第2グループの行Lbとで構成される。ただし、このグループ分けは、アドレス電極との対応関係を区別するための便宜上の分類であり、行Laと行Lbとに機能上の差異はない。行Laは第1番目、第4i番目(i=1,2,3…)、および第(4i+1)番目の行であり、行Lbは第(4i-2)番目および第(4i-1)番目の行である。各列R₁,R₂,R₃,…R_mにおいて、計2本のアドレス電極A1f,A2fは規則的に曲がった帯状の導体であり、列の一端から他端まで連続している。アドレス電極A1fは、行Laに対応した表示電極Yとは図示しない隔壁により絶縁されない位置で交差し、行Lbに対応した表示電極Yとは隔壁により絶縁される位置で交差する。これに対して、アドレス電極A2fは、行Laに対応した表示電極Yとは隔壁により絶縁される位置で交差し、行Lbに対応した表示電極Yとは隔壁により絶縁される位置で交差する。つまり、アドレス電極A1fは行Laのみでアドレス放電が生じるようにパターニングされている。

[0031]

第2実施形態では、アドレッシングに際して行Laのいずれか1つと行Lbのいずれか1つとを同時に選択し、それによってアドレッシングの所要時間を短縮することができる。図のように各表示電極Yは、配列の一端から順に、異なるグループに属しかつ最も近い他の表示電極Yと電気的に共通化(結線)され、2行単位のスキャン電極である表示電極YPa, YPbを形成する。このような結線は2層配線で実現することができる。PDPと駆動回路との接続に両面プリント配線板を用いれば、ガラス基板上で2層配線を行う必要はない。結線によってY

ドライバを構成する集積回路部品の必要個数を削減できるとともに、次に説明する電磁波対策が可能となる。

[0032]

図16は第2実施形態に係るサステインパルスの印加タイミングを示す図、図 17は表示電極を流れる表示放電電流の向きを示す図である。

[第3実施形態]

図18は第3実施形態の電極構造の模式図、図19は第3実施形態の電極構造 の詳細を示す平面図である。

[0033]

第3実施形態のPDPは、表示電極X, Yを交互に等間隔に配列する形式の面放電型である。表示電極X, Yの総数は行数nに1を加えた値であり、配列の両端を除く表示電極X, Yは隣り合う2行に対応する。

[0034]

表示面ES3は、第1グループの行Lcと第2グループの行Ldとで構成される。ただしこのグループ分けも上述の例と同様に便宜的な分類である。行Lcは 1以上の整数をiとして表される第 (4i-3) 番目および第 (4i-2) 番目 の行であり、行Ldは第 (4i-1) 番目および第4i番目の行である。各列R 1, R_2 , R_3 , \dots R_m において、計2本のアドレス電極A1g, A2gは規則的に曲がった帯状の導体であり、列の一端から他端まで連続している。アドレス

電極A1gは、行Lcに対応した表示電極Yとは隔壁29により絶縁されない位置で交差し、行Ldに対応した表示電極Yとは隔壁29により絶縁される位置で交差する。これに対して、アドレス電極A2gは、行Lcに対応した表示電極Yとは降壁29により絶縁される位置で交差し、行Ldに対応した表示電極Yとは隔壁により絶縁されない位置で交差する。つまり、アドレス電極A1gは行Lcのみでアドレス放電が生じるようにパターニングされ、アドレス電極A2gは行Ldのみでアドレス放電が生じるようにパターニングされている。

[0035]

第3実施形態における表示電極Yの総数は、行毎に1対ずつ配列する場合と比べてほぼ半分である。本発明の適用により、表示電極Yを2本ずつ共通化することができるので、実質のスキャン電極数を表示電極Yの数の半分とすることができる。図18のように各表示電極Yは、配列の一端から順に、異なるグループに属しかつ最も近い他の表示電極Yと電気的に共通化(結線)され、2行に共通のスキャン電極である表示電極YPを形成する。このような結線は単層配線で実現することができる。

[0036]

図19のようにアドレス電極A1g, A2gを蛇行形状とすることにより、隔壁29によるアドレス電極A1g, A2gの部分的な絶縁が容易になる。隔壁29の幅は、1本のアドレス電極を被覆する大きさでよい。アドレス電極A1gは奇数番目の表示電極Yodd との交差部が幅広に形成されており、アドレス電極A2gは偶数番目の表示電極Yevenとの交差部が幅広に形成されている。これにより、表示電極Yとの対向面積が増大し、放電確率が高まる。

[0037]

以上の実施形態においては、アドレス電極A1, A1b~A1g, A2, A2b~A2gの両端が封止材35の外側に引き出されているので、断線が生じたときに、分断された電極を封止材35の外側で電気的に接続する"リペア"が可能である。

[0038]

表示面の各列に3本以上のアドレス電極を配列し、3以上の行を同時に選択す

るようにしてもよい。

[0039]

【発明の効果】

請求項1乃至請求項7の発明によれば、複雑な多層配線によらずにスキャン電極の電位制御に必要な回路素子の削減を実現することができる。

【図面の簡単な説明】

【図1】

本発明に係る表示装置の構成図である。

【図2】

PDPのセル構造の一例を示す図である。

【図3】

電極構造の模式図である。

【図4】

電極構造の詳細を示す平面図である。

【図5】

隔壁構造の変形例を示す平面図である。

【図6】

アドレス電極パターンの第1変形例を示す平面図である。

【図7】

アドレス電極パターンの第2変形例を示す平面図である。

【図8】

アドレス電極パターンの第3変形例を示す平面図である。

【図9】

アドレス電極パターンの第4変形例を示す平面図である。

【図10】

フレーム分割の概念図である。

【図11】

第1の駆動方法を示す電圧波形図である。

【図12】

第1の駆動方法における各行のアドレス順位およびアドレス放電の強度を示す 図である。

【図13】

第2の駆動方法を示す電圧波形図である。

【図14】

第2の駆動方法における各行のアドレス順位を示す図である。

【図15】

第2実施形態の電極構造の模式図である。

【図16】

第2実施形態に係るサステインパルスの印加タイミングを示す図である。

【図17】

表示電極を流れる表示放電電流の向きを示す図である。

【図18】

第3実施形態の電極構造の模式図である。

【図19】

第3 実施形態の電極構造の詳細を示す平面図である。

【図20】

従来のPDPの電極構造の模式図である。

【符号の説明】

1 PDP(プラズマディスプレイパネル)

Y 表示電板 (スキャン電板)

A1, A1b~A1g アドレス電極 (データ電極)

A2, A2b~A2g アドレス電極 (データ電極)

30 放電空間

 L_{odd} , L_{eveb} , La, Lb, Lc, Ld 行

 $R_1 \sim R_m \mathcal{M}$

29, 29b 隔壁

ES, ES2, ES3 表示面


3 5 封止材

【書類名】

図面


【図1】

本発明に係る表示装置の概略構成図




【図2】

PDPのセル構造の一例を示す図




【図3】

電極構造の模式図




【図4】

電極構造の第1例の詳細を示す平面図




【図5】

隔壁構造の変形例を示す平面図




【図6】

アドレス電極パターンの第1変形例を示す平面図




【図7】

アドレス電極パターンの第2変形例を示す平面図




【図8】

アドレス電極パターンの第3変形例を示す平面図




【図9】

アドレス電極パターンの第4変形例を示す平面図




【図10】

フレーム分割の概念図




【図11】

第1の駆動方法を示す電圧波形図




【図12】

第1の駆動方法における 各行のアドレス順位およびアドレス放電強度を示す図




【図13】

第2の駆動方法を示す電圧波形図




【図14】

第2の駆動方法における各行のアドレス順位を示す図




【図15】

電極構造の第1例の模式図




【図16】


第2実施形態に係るサステインパルスの印加タイミングを示す図



【図17】


表示電極を流れる表示放電電流の向きを示す図






【図18】

電極構造の第1例の模式図




【図19】


電極構造の第1例の詳細を示す平面図



【図20】

従来のPDPの電極構造の模式図





【書類名】 要約書

【要約】

【課題】複雑な多層配線によらずにスキャン電極の電位制御に必要な回路素子の 削減を実現することを目的とする。

【解決手段】マトリクス表示の各列 $R_1 \sim R_m$ に対して、列の一端から他端まで連続するデータ電極 $A1_1$, $A2_1 \sim A1_m$, $A2_m$ を k ($k \geq 2$) 本ずつ配置し、表示面E S内の全てのスキャン電極 $Y_1 \sim Y_6$ を k 個のグループに分類するとともに、各列における k 本のデータ電極に対して k 個のグループを 1 個ずつ割り当て、各データ電極を、スキャン電極群のうちの当該データ電極に割り当てたグループに属するスキャン電極のみとは平面視において隔壁 2 9 と重ならない位置で交差または対向させ、かつ残りのスキャン電極とは隔壁 2 9 と重なる位置で交差させる。

【選択図】 図3

出願人履歴情報

識別番号

[599132708]

1. 変更年月日

1999年 9月17日

[変更理由]

新規登録

住 所

神奈川県川崎市高津区坂戸3丁目2番1号

氏 名

富士通日立プラズマディスプレイ株式会社